Florent ALBANY
Ingénieur Test & Validation Électronique — Docteur en micro-électronique
Test ATE • Automatisation de bancs • Qualification et Fiabilité
À propos
Ingénieur docteur en électronique, 4 ans d'expérience en test industriel de composants numériques. Développement complet de programmes de test sur ATE (MuTest, Verigy) : du pattern à la validation du banc. Automatisation de bancs en Python/C++ (VISA/GPIB), qualification et fiabilité (HTOL, burn-in, cryogénie 70 K). Expert GaN — technologie cœur des RADAR et de la guerre électronique. Basé sur Bordeaux, éligible habilitation défense.
Expériences Professionnelles
SERMA Technologies
Ingénieur Test Électronique Numérique mai 2024 – Présent
- Développement complet de programmes de test sur ATE numérique MuTest (et Verigy) : user code C/C++, conversion de patterns en STIL, datalogs STDF, jusqu'à la validation du banc de mesure
- Test on-wafer de plus de 20 000 ASIC par an sur probers ACCRETECH APM90A et UF200r (8 pouces) ; qualification de plus de 600 ASIC packagés par an
- Réduction jusqu'à 4x des temps de test par optimisation des programmes, améliorant les rendements de production
- Conception d'une dizaine de cartes de test PCB : probing on-wafer, test paramétrique, qualification HTOL/burn-in
- Qualification massivement parallèle (jusqu'à 450 composants simultanés) : screening HTOL/burn-in en chambres à choc thermique CLIMATS et étuves
Ingénieur modélisation sept. 2022 – mai 2024
- Modélisation de transistors MOS à température cryogénique, extraction de modèles sous IC-CAP
- Développement de logiciels de caractérisation en VBA pour le pilotage de SMU HP4142B
IMS Laboratory
Chercheur postdoctoral jan. 2022 – sept. 2022
- Évaluation de la linéarité RF de transistors HBT SiGe (simulations ADS)
Doctorant déc. 2017 – déc. 2021
- Robustesse de transistors HEMT GaN normally-off à implantation d'ions fluor, co-intégrés avec une technologie GaN normally-on
- Consortium : OMMIC (industriel), LN2 (Canada), IEMN, CRHEA, IMS — projet ANR ED-GaN (42 mois)
- Développement d'outils et de méthodes de mesure automatisés ; 3 publications dont 1 en premier auteur
CEA Tech
Stage de fin d'études mars 2017 – sept. 2017
- Conception de pixels infrarouges CMOS à hautes performances